Ключови точки на тази статия.
Тъй като назначенията на щифтове на пакета TO-247-4L с щифтове източник на драйвер и пакета TO-247N без щифтове източник на драйвер са различни, трябва да се внимава при моделиране на оформлението.
Когато TO-247-4L е свързан към драйвера на портата, окабеляването трябва да се пресича поради разпределението на щифтовете и не е възможно да се конфигурират на една и съща повърхност, така че сигналът OUT и сигналът GND2 ще образуват две контури и ще се генерират пренапрежения в зависимост от площта на контура и нейното съотношение.
Като контрамярка е необходимо да се намали колкото е възможно повече зоната на контура и площта на контура (1) и контура (2) да бъде еднаква. Освен това е необходимо да се обмисли добавянето на основна верига за потискане на пренапрежение или дори буферна верига.
В тази статия ще обсъдим съображения, свързани с окабеляването на оформлението на платката за продукти в пакети TO-247-4L с щифтове източник на драйвери. Тъй като разпределението на щифтовете на TO-247-4L е различно от това на конвенционалния пакет, трябва да се обърне внимание на оформлението и окабеляването.
Предпазни мерки за оформление на печатни платки и окабеляване на TO-247-4L с щифтове източник на драйвер
Разпределението на щифтовете на TO-247-4L с щифтове източник на драйвер се различава от това на конвенционалния TO-247N, както е описано в статията „Пакет с щифтове източник на драйвер“. Диаграмите за определяне на щифтовете за TO-247N, TO-247-4L с щифтове източник на драйвер и TO-263-7L са показани тук отново.
Изключващите щифтове на TO-247-4L са от най-дясната страна, обърнати към щампованата повърхност, докато изграждащите щифтове на конвенционалния TO-247N пакет са от най-лявата страна. MOSFET обикновено се управляват от драйверни интегрални схеми, но повечето драйверни интегрални схеми имат разпределение на изводите, които са подходящи за конвенционалния пакет TO-247N. По-долу е даден пример за схема на свързване на MOSFET при използване на ROHM драйвер IC BM61S40RFV-C.
В случая на TO-247N, задвижващият MOSFET сигнал OUT и обратният сигнал GND2 са подредени в същия ред като щифтовете на портата и източника, така че могат да бъдат свързани паралелно на една и съща повърхност.
За разлика от това, в пакета TO-247-4L щифтовете на портата и щифтовете на източника на драйвера са подредени в обратен ред на щифтовете на IC драйвера, както е показано на фигурата, и окабеляването трябва да се пресича и не може да бъде конфигурирано на същото лице. Следователно, както е показано на фигурата, сигналът OUT и сигналът GND2 образуват два контура и трябва да се отбележи съотношението на площта на областта на контура (1) и (2).
Обикновено MOSFET в TO-247-4L пакети се използват в среди с големи dID/dt стойности. Когато промяната на потока (dΦ/dt), причинена от неговата текуща промяна, е ортогонална на тази зона на контура, се генерира електрически потенциал, пропорционален на областта на контура на веригата на драйвера. И при определени съотношения на площта на веригата между порта и източника на MOSFET, стойностите на напрежението понякога достигат нива, които могат да причинят проблеми като положителни и отрицателни пренапрежения. Следователно е необходимо да се направи зоната на веригата, образувана от сигнала OUT и GND2 сигнала, възможно най-малка и площта на веригата (1) и веригата (2) да бъде равна.
Разпределението на щифтовете на пакета TO-263-7L е същото като това на TO-247N, така че не могат да се формират две вериги като TO-247-4L, така че окабеляването може да се извърши с същият метод като конвенционалния. Въпреки това, тъй като драйверните интегрални схеми на ROHM са оборудвани с GND2 щифтове от двете страни на изходните щифтове на сигнала на задвижването (щифтове 1 и 5), те могат да бъдат свързани по същия метод като конвенционалния пакет, дори в TO-247-4L пакет.
Също така, добавянето на VGS верига за потискане на пренапрежението беше предложено в някои предишни статии, но дори и така, VGS пренапрежението все пак може да надвиши рейтинга на VGS поради звънене при изключване на VDS. В този случай пренапреженията на VGS могат да бъдат потиснати в рамките на номиналния диапазон чрез намаляване на импеданса на окабеляването от HVdc или добавяне на противодействие срещу пренапрежение, като буферни вериги към всеки MOSFET. За това как да проектирате буферна верига, моля, вижте ръководството за приложение „Как да проектираме буферна верига“.